CY7C1565KV18-500BZXC

CY7C1565KV18-500BZXC er 1,8-V synkront pipelinet SRAM, utstyrt med QDR II+ arkitektur. I likhet med QDR II-arkitekturen består QDR II+-arkitekturen av to separate porter: leseporten og skriveporten for å få tilgang til minnearrayen. Dybdeutvidelse oppnås med portvalg, som gjør at hver port kan fungere uavhengig.

Leseporten har dedikerte datautganger for å støtte leseoperasjoner og skriveporten har dedikerte datainnganger for å støtte skriveoperasjoner. QDR II+-arkitekturen har separate datainnganger og datautganger for å eliminere behovet for å "snu rundt" databussen som finnes med vanlige I/O-enheter.

Hver port er tilgjengelig via en felles adressebuss. Adresser for lese- og skriveadresser er låst på vekselvis stigende kanter på inngangsklokken (K). Tilgang til QDR II+ lese- og skriveporter er helt uavhengige av hverandre. For å maksimere datagjennomstrømningen er både lese- og skriveporter utstyrt med DDR-grensesnitt.

Hver adresseplassering er assosiert med fire 36-bits ord (CY7C1565KV18) som bryter sekvensielt inn eller ut av enheten. Fordi data overføres inn og ut av enheten på hver stigende kant av begge inngangsklokkene (K og K), maksimeres minnebåndbredden samtidig som systemdesignen forenkles ved å eliminere buss-«snuvendinger».

Produktfunksjoner